高速背板设计中的阻抗匹配

liuqinfeng1988

当线路的阻抗不连续时，信号在阻抗不连续点会发生反射，使信号产生过冲、下冲、振铃、串扰、ISI等信号完整性问题，同时也会产生电磁兼容性问题。越来越高的通信速率以及越来越大的系统带宽需求，使得背板的速率越来越高，信号反射产生的不良影响越来越不能忽略，甚至是决定整个系统性能的关键因素。这就需要在高速背板设计过程中通过阻抗匹配并严格控制各个部分的阻抗来减少阻抗不连续性，从而减少信号的反射，满足SI和EMC的要求。本文分析了高速背板设计中可能产生阻抗不连续的各因素并详尽先容了阻抗匹配技术。

1．
背板互连结构图1为一个常见的通过背板连接的系统结构，主要由若干子卡和背板组成。信号通过背板从驱动器传播到接收器，路径一般为：驱动器—>子卡—>接插件—>背板—>接插件—>子卡—>接收器，根据系统的要求选择使用单端或差分传输、点对点或点对多点等等传输方式和拓扑结构。但是随着背板速率的提高，高速背板的设计趋势是采用差分、点对点、源同步或嵌入时钟（异步）方式。从两个图中可以看到，信号传输路径上的驱动器、子卡传输线、接插件、背板传输线、过孔、接收器都可能引起阻抗不匹配，尤其是在接口部分。

图1 通用系统背板结构

2．
信号的反射信号传输路径上的阻抗不连续会导致信号反射，传输线的特性阻抗不同、芯片的输入阻抗与传输线阻抗不同、过孔等都会产生阻抗不连续的节点，通常用反射系数来衡量反射的大小，反射系数计算如下：


（1）
公式中假设信号沿着特性阻抗为Z0的传输线传播，并且遇到阻抗不连续点，其阻抗为Zt，如果Z0=Zt，反射系数为0，意味着没有反射。可见大家应该尽量使得Z0=Zt，也就是使得阻抗保持连续，此时ρ＝0不会发生反射。

3．
阻抗匹配使得阻抗不连续的原因很多，其中驱动器输出阻抗与传输线特性阻抗不匹配，以及接收器输入阻抗与传输线特性阻抗不等是最常见的阻抗失配，减小或消除此类阻抗失配发生反射的方法是根据传输线的特性阻抗在驱动端或接收端进行端接阻抗匹配，从而使源反射系数或负载反射系数为0或接近于0，是否进行端接阻抗匹配由信号的上升沿时间和传输线长度决定。传输线的端接通常采用两种策略：源端匹配和终端匹配，终端匹配中主要有并联匹配、戴维南匹配、AC匹配、二极管匹配。

4.1 终端匹配4.1.1 并联匹配并联匹配主要是在尽量靠近负载端的位置加上拉或下拉阻抗以实现终端阻抗匹配，如图2，上拉/下拉电阻RT等于传输线阻抗Z0，这样负载处的反射可以消除。
这种匹配方式的缺点是功耗较大，要求驱动器有较强的驱动能力。如采用下拉匹配则要求驱动器必须能够提供输出高电平时的驱动电流（source current）以保证通过端接电阻的高电平电压满足门限电压要求；如采用上拉匹配则要求驱动器必须能够提供输出低电平时的驱动电流(sink current)以保证通过端接电阻的低电平电压满足门限电压要求。另外功耗的大小与信号的占空比有关，如果采用下拉匹配，当占空比小时功耗较小；如果采用上拉匹配，当占空比大时功耗较小。

（a）上拉并联匹配



（b）下拉并联匹配

图2 并联匹配

并联匹配的特点：
a．
传输线上的电压值一致；
b．
终端处没有反射；
c．
接收电压等于驱动电压；
d．
由于接收器具有一定的输入电容寄生参数，由于RC效应，信号的上升/下降沿时间会减小，并且对上升或下降的影响可能不同，所以可能会改变信号的占空比，引起信号畸变。
e．
需要驱动器有很大的驱动电流。

4.1.2 戴维南匹配戴维南匹配即分压器型匹配，如图3示。它由上拉电阻RTH和下拉电阻RTL构成，通过RTH和RTL吸取反射，要求RTH和RTL的并联电阻等于传输线特性阻抗Z0以达到最佳匹配。此种匹配方法虽然降低了对源端器件驱动能力的要求，但却由于在VCC和GROUND之间连接的电阻RTH和RTL从而一直在从系统电源吸取电流，因此直流功耗较大。注意对CMOS电路，当RTH＝RTL并没有驱动信号时输入端电压为VCC/2，这样接收电路的功耗急剧增加。
RTH和RTL决定了高电平和低电平时需要的电流比例，如果RTH＝RTL，那么高低电平需要的驱动电流一样；RTL>RTH时低电平时需要的驱动电流大于高电平时需要的驱动电流，所以应该根据各种电平的输入输出特性来选择RTH和RTL值。RTH和RTL阻值的选取由下面的条件决定：
a.
RTH和RTL的并联电阻等于传输线特性阻抗Z0。
b.
电流不能超过I0H MAX 和IOL MAX，如公式（2）和（3）。


（2）


（3）
式中I0H MAX 和IOL MAX，取绝对值。正确选择RTH和RTL的值有助于提高驱动器的扇出数量，平滑由于占空比引起的功耗的变化。

图3 戴维南匹配

同样在这种匹配方式下，也会因为接收器的电容引起RC效应，改变信号的边沿速率，使之变缓。

4.1.3 AC匹配AC匹配，在终端使用一个电阻和电容串联并接到地，到达减少反射的目的，如图4，这种方法隐含的前提是，在初始状态电容可看为短路，这样在上升沿/下降沿持续时间内传输线就由电阻R终结，然后电容充电到达源端的稳态电压。。电阻R的值与传输线的特性阻抗相等，电容CT的值比较难以确定，需要根据RC常数来定，CT太小则时间常数小，容易引起过冲和下冲，CT太大可能会使得功耗太大，一般要求使得RC常数值大于2倍的[url=]上升沿时间[/url]，[c1]
建议采用仿真辅助选择合适的电容值。
AC匹配的功耗与信号的频率、占空比、前一比特信号的状态有关，这些参数引起了电容的充放电从而影响功耗，对于直流平衡的信号无直流功耗。
AC匹配容易引起抖动，主要由前一比特信号的状态决定，还有接收端的容性负载会使得负载处的上升/下降沿变缓从而增加了信号的延时。

图4 AC终端匹配
图5 二极管终端匹配

4.1.4 二极管匹配某些情况可以使用肖特基二极管或快速开关硅管进行传输线端接，条件是二极管的开关速度必须至少比信号上升时间快4倍以上。在线阻抗不好确定的情况下，使用二极匹配即方便又省时。如果在系统调试时发现振铃问题，可以很容易地加入二极管来消除。
典型的二极管匹配如图5所示。肖特基二极管的正向电压降Vf（典型0.3到0.45V）比较小，将输入信号钳位在GROUND－Vf和VCC＋Vf之间。这样就显著减小了信号的过冲和下冲。在某些应用中也可只用一个二极管。
二极管匹配的优点在于：二极管替换了需要电阻和电容元件的戴维南匹配或AC匹配，通过二极管钳位减小过冲与下冲，不需要进行线的阻抗匹配。尽管二极管的价格要高于电阻，但系统整体的布局布线开销也许会减少，因为不再需要考虑精确控制传输线的阻抗匹配。
二极管匹配的缺点在于：二极管的开关速度一般很难做到很快，因此对于较高速的系统不适用。

[c1]？是上升沿时间还是传播延时？