书籍先容

基于XILINX FPGA的OFDM通信系统基带设计概况

目录

第1章  正交频分复用系统的基本原理
  1.1  无线通信系统
  1.2  OFDM系统发展历史与现状
    1.2.1  发展历史
    1.2.2  应用现状
  1.3  OFDM系统的基本原理
    1.3.1  OFDM系统的数学模型
    1.3.2  FFT在OFDM系统中的应用
    1.3.3  保护间隔与循环前缀
    1.3.4  OFDM系统架构
  1.4  OFDM系统的主要特点
第2章  应用OFDM技术的一个典型协议——IEEE 802.11a协议
  2.1  无线局域网标准概述
  2.2  IEEE 802.11无线局域网的介质访问控制(MAC)
  2.3  IEEE 802.11a物理层协议
    2.3.1  主要参数
    2.3.2  物理层协议数据单元(PPDU)帧结构
    2.3.3  信道构成
第3章  OFDM基带处理器总体架构
  3.1  IEEE 802.11a基带处理器的发射端总体结构
  3.2  IEEE 802.11a基带处理器接收部分总体架构
  3.3  基带处理器的工作时钟
    3.3.1  工作时钟分析
    3.3.2  Spanan-3E DCM模块结构
    3.3.3  工作时钟生成模块的实现
  3.4  数据格式
第4章  OFDM发射机设计与实现
  4.1  训练序列的生成
    4.1.1  短训练序列结构
    4.1.2  长训练序列结构
    4.1.3  训练序列的生成方法
    4.1.4  训练序列生成模块的实现
  4.2  发射机Symbol生成过程
    4.2.1  发射机的信号处理流程
    4.2.2、Signal符号生成过程
    4.2.3  Data Symbol生成过程
  4.3  扰码模块
    4.3.1  扰码原理及设计方法
    4.3.2  扰码模块的实现
  4.4  信道编码
    4.4.1  线性分组码
    4.4.2  循环码
    4.4.3  BCH码
    4.4.1  卷积码
    4.4.5  删余
    4.4.6  多码速卷积编码
    4.4.8  多码速卷积码硬件结构与实现
  4.5  交织
    4.5.1  分组交织器原理
    4.5.2  卷积交织器原理

    4.5.3  802.11a中的交织
  4.6  Data符号调制——16QAM
    4.6.1  OFDM中的调制
    4.6.2  QAM(正交幅度调制)
    4.6.3  16QAM
    4.6.4  模块实现
  4.7  导频插入
    4.7.1  导频的位置和极性
    4.7.2  导频插入模块的硬件结构
    4.7.3  导频插入模块的实现
  4.8  IFFT／FFT
    4.8.1  IFFT／FFT原理
    4.8.2  基22DIF FFT的硬件结构
    4.8.3  运用IP Core实现IFFT／FFT
  4.9  循环前缀与加窗处理
    4.9.1  循环前缀
    4.9.2  加窗
    4.9.3  模块实现
  4.10  发射机主控单元
    4.10.1  主控单元的工作任务
    4.10.2  主控单元的状态机设计
第5章  OFDM接收机同步
  5.1  引言
  5.2  IEEE 802.11a中的同步
  5.3  分组检测
    5.3.1  分组检测常用算法
    5.3.2  延时相关加长度保持算法的硬件结构
    5.3.3  分组检测的实现
  5.4  载波同步
    5.4.1  载波同步的时域和频域方法
    5.4.2  载波同步时域算法的硬件结构
    5.4.5  载波同步的实现
  5.5  符号同步
    5.5.1  符号同步的原理
    5.5.2  符号同步算法的简化
    5.5.3  符号同步偏移的影响
    5.5.4  符号同步的硬件结构
    5.5.3  符号同步的实现
  5.6  采样频率同步
    5.6.1  采样频率同步的原理
    5.6.2  采样频率同步的硬件实现
    5.6.3  采样频率同步的实现
  5.7  剩余相位跟踪
    5.7.1  剩余相位跟踪的原理
    5.7.2  剩余相位跟踪的硬件实现
    5.7.3  剩余相位跟踪的实现
第6章  OFDM接收机均衡、解调与解码
  6.1  信道估计与均衡
    6.1.1  信道估计方法
    6.1.2  频域上信道估计与均衡设计方法

    6.1.3  频域信道估计与均衡的硬件实现结构
    6.1.4  频域信道均衡的实现
  6.2  解调
    6.2.1  解调原理
    6.2.2  16QAM解调的设计方法
    6.2.3  动态星座图调整
    6.2.4  16QAM解调的硬件实现
    6.2.5  16QAM解调的实现
  6.3  解交织
    6.3.1  解交织的原理
    6.3.2  解交织的设计
  6.4  Viterbi译码器的设计
    6.4.1  Viterbi译码算法的理论分析
    6.4.2  802.11a中的Viterbi译码器设计
    6.4.3  Viterbi译码的实现
  6.5  解扰码
    6.5.1  解扰原理
    6.5.2  解扰模块的硬件设计
    6.5.3  解扰模块的实现
第7章  集成开发环境ISE的使用
  7.1  创建一个新工程
  7.2  创建源代码文件
  7.3  利用计数器模板向导生成设计
  7.4  综合实现
    7.4.1  综合
    7.4.2  约束
    7.4.3  实现
  7.5  仿真
    7.5.1  创建Testbench波形源文件
    7.5.2  调用ModelSim进行仿真
  7.6  下载与配置
  7.7  片内逻辑分析仪ChipSeope Pro概况
  7.8  ChipSeope Pro Core Inserter
  7.9  ChipSeope Pro Analyzer
附录  Spartan-3E FPGA系统开发板概况